Fail:FPGA cell example.png

Algfail (957 × 430 pikslit, faili suurus: 7 KB, MIME tüüp: image/png)

Lühikirjeldus

Kirjeldus
English: An example of how an FPGA logic cell can look like, incl a 4 inp. LUT (or two 3-LUTs), a Full Adder and a D-type Flip Flop. The 2 muxes to the right have their select signal set during the programming of the cell.
Svenska: Exempel på hur en logisk cell i en FPGA kan vara uppbyggd, inkl. en 4-LUT (eller två 3-LUTar), en Fulladderare och en D-flip-flop. De två muxarna till höger får sina select-signaler satta vid programmeringen av cellen.
العربية: مثال على كيفية بناء خلية منطقية في (FPGA)، تشمل (LUT) بأربع مداخل (أو اثنين من (3-LUT)، جامع كامل و (D-type Flip Flop). يتم ضبط إشارات التحديد الخاصة بالمبدّلين (muxes) الموجودين على اليمين خلال برمجة الخلية.
Kuupäev
Allikas Üleslaadija oma töö
Autor Petter.kallstrom


See pilt tuleks konverteerida kasutades vektorgraafikat (SVG-vorming). Vektorkujutisel on mitmeid eeliseid. Konverteerimise kohta vaata täpsemalt siit. Kui sellest pildist on vektorkujutis juba saadaval, siis pane selle malli asemele {{vector version available|uue pildi nimi.svg}}.

Litsents

Public domain Selle teose autoriõiguste valdajana annan selle teose avalikku omandisse. See kehtib üleilmselt.
Kui see pole mõnes riigis õiguslikult võimalik:
Annan kõigile õiguse seda teost kasutada ükskõik mille jaoks, ilma ühegi tingimuseta, kui seadus neid just ei sea.

Pealdised

Lisa üherealine seletus sellest, mida fail esitab

Selles failis kujutatud üksused

kujutab

looja

Teatud väärtus ilma Wikidata üksuseta

Wikimedia kasutaja: Petter.kallstrom
autori nimi (sõne): Petter.kallstrom
internetiaadress: https://commons.wikimedia.org/wiki/user:Petter.kallstrom

autoriõiguslik seisund

copyrighted, dedicated to the public domain by copyright holder inglise

autoriõigusega kaitstud

litsents

released into the public domain by the copyright holder inglise

source of file inglise

original creation by uploader inglise

Faili ajalugu

Klõpsa kuupäeva ja kellaaega, et näha sel ajahetkel kasutusel olnud failiversiooni.

Kuupäev/kellaaegPisipiltMõõtmedKasutajaKommentaar
viimane2. mai 2010, kell 19:20Pisipilt versioonist seisuga 2. mai 2010, kell 19:20957 × 430 (7 KB)Petter.kallstrom{{Information |Description={{en|1=An example of how an FPGA logic cell can look like, incl a 4 inp. LUT (or two 3-LUTs), a Full Adder and a D-type Flip Flop. The 2 muxes to the right have their select signal set during the programming of the cell.}} {{sv|

Seda faili kasutab järgmine lehekülg:

Globaalne failikasutus

Järgmised muud vikid kasutavad seda faili:

allikas: https://et.wikipedia.org/wiki/Fail:FPGA_cell_example.png